国产精品无码久久久久高质_亚洲国产综合无码一区二区二三区_亚洲熟妇无码久久精品99_一级a性色生活片久久

1、計算機/軟件設計/電子/微電子等相關專業(yè)本科及以上學歷；
2、熟悉并能夠熟練使用EDA工具； 
3、具有軟件架構設計、算法理論和機制等知識； 
4、精通基于Linux C/C++軟件開發(fā)，熟悉多線程，socket通信，C++11； 
5、熟悉gdb，ddd，ddt等調試工具，熟悉gcc，g++，makefile； 
6、熟練掌握性能調優(yōu)的方法，精通常用算法和數(shù)據(jù)結構； 
7、具有EDA軟件開發(fā)工作經(jīng)歷者或EDA算法研究者優(yōu)先； 
8、具有良好的英語水平，能夠熟練的閱讀理解英語技術文檔并編寫文檔； 
9、具有良好的分析能力和解決問題能力，具備良好的編碼習慣，喜歡探索新的技術；    

（薪資：25000-45000）    

1、計算機科學與技術、軟件工程、數(shù)字幾何、應用數(shù)學等相關專業(yè)，碩士及以上學歷； 
2、10年以上C++開發(fā)經(jīng)驗，熟悉STL，BOOST庫以及C++11標準，熟悉常見的設計模式；
3、有扎實的數(shù)據(jù)結構與算法基礎，熟悉多線程并發(fā)技術； 
4、有較強的邏輯分析能力和快速定位問題、解決問題能力，部分需要客戶現(xiàn)場調試和解決問題； 
5、有3年以上EDA軟件相關開發(fā)經(jīng)驗者優(yōu)先考慮。    

（薪資：15000-40000）    

1. 熟悉linux開發(fā)環(huán)境，良好的系統(tǒng)編程、數(shù)據(jù)結構、算法基礎、系統(tǒng)設計、解決問題能力；
2. 熟悉C++/Python/CUDA等編程語言；
3. 熟悉主流開源深度學習框架（TensorFlow，PyTorch，MXNet，Caffe等），最好有框架底層優(yōu)化經(jīng)驗；
4. 有大規(guī)模分布式訓練框架（Parameter Server，MPI）開發(fā)經(jīng)驗優(yōu)先；
5. 有GPU上性能優(yōu)化與編程開發(fā)經(jīng)驗優(yōu)先；
6. 有AutoML，K8S集群調度與管理，深度學習模型壓縮經(jīng)驗優(yōu)先。    

1. 碩士及以上學歷，計算機科學、機器學習、人工智能或相關領域    

2. 具有 1 年以上的機器學習平臺或相關領域的研發(fā)經(jīng)驗    

3. 熟練掌握至少一門編程語言如 Golang/Python/C++/C，具備獨立承擔復雜系統(tǒng)開發(fā)的能力    

4. 熟悉深度學習和 Transformer 基本原理，具有豐富的模型訓練、推理框架使用經(jīng)驗    

5. 熟練使用模型訓練性能分析工具（如 PyTorch Profiler，Nsight），具備優(yōu)秀的數(shù)據(jù)分析能力    

6. 對大模型訓練系統(tǒng)有深刻理解，熟悉高性能計算網(wǎng)絡、分布式存儲系統(tǒng)的設計和優(yōu)化    

7. 具有出色的責任心、團隊領導力、溝通協(xié)作能力和自驅學習能力    

8.對人工智能在圖像處理方面的應用有較深研究者優(yōu)先    

任職要求

1.獨立完成ASIC功能模塊的驗證任務，包括:制定驗證方案，搭建測試環(huán)境，編寫測試激勵，仿真debug;

2.具備IP和芯片級驗證環(huán)境的設計，包括必要的建模。

3.負責RTL/門級仿真，代碼/功能覆蓋分析。

4.碩士及以上學歷，電子工程或計算機科學相關專業(yè),工作經(jīng)驗和職級不限。

5.熟悉常用驗證方法、語言和EDA ,(UVM(Verilog/SystemVerilog，VCS/NC);

6.有相關數(shù)字邏輯設計/驗證工作經(jīng)驗(FPGA或ASIC,包括課程項目) ;

7.熟悉C/C++語言，perl、 python等腳本語言 ;

8.有ARM、RISC-V等處理器設計背景，熟悉SOC片上總線協(xié)議如AMBA、NOC的優(yōu)先;

9.有MIPI、HDMI、 DP、 SPDIF、I2S等音視頻接口背景的優(yōu)先;

10.有USB、PCle、 Ethernet、 DDR、 SD/eMMC、 SPI、CAN等接口背景的優(yōu)先;

11.有人工智能、視頻編解碼等知識背景的優(yōu)先;富有事業(yè)心和團隊合作精神，中英文溝通表達能力良好

任職要求

1.負責模塊前端設計工作，包括IP集成，模塊設計,子系統(tǒng)仿真;

2.負責芯片級前端設計工作，包括時鐘，復位，低功耗，總線，芯片總體集

成; 

3.使用Lint, CDC等工具完成RTL hand-off;

4.完成ASIC到FPGA的設計移植;

5.配合后端組完成SDC質量檢查和Netlist hand-off;

6.配合驗證組完成驗證工作;

7.配合軟件人員完成底層驅動開發(fā)。

8.計算機，電子等相關專業(yè)3年以上工作經(jīng)驗

9.熟悉計算機體系結構，有過大規(guī)模SoC設計經(jīng)驗;

10.熟悉總線協(xié)議，例如AMBA ACE, AXI, APB;

11.熟悉常用腳本語言(Perl, Python, Makefile等) ，開發(fā)工具提高設計效率;

12.有過完整前端設計經(jīng)歷，掌握常用前端EDA工具使用,熟悉Lint, CDC, Synthesis;

任職要求

1.密切關注Memory領域前沿技術和產(chǎn)品，對產(chǎn)品線的技術方向和產(chǎn)品規(guī)劃提出建議;

2.參與公司Memory產(chǎn)品的設計、開發(fā)、功能定義及芯片架構的方案討論;

3.負責設計PROM/EEPROM/FLASH/MTP/SRAM/DRAM的定制化解決方案;

4.參與公司Memory產(chǎn)品的測試、Debug工作, 并提交優(yōu)化方案; 

5.完成技術資料和產(chǎn)品文檔的編寫、維護、歸檔等工作;

6.積極配合、執(zhí)行領導交辦的其他事項;

7.本科或以上學歷，微電子/半導體/集成電路/電子/通信/計算機等相關專業(yè)

任職要求

1.全芯片IO/ESD防護電路網(wǎng)絡設計，對產(chǎn)品ESD進行失效分析與改進;

2.ESD電路結構開發(fā)與驗證，包括芯片布局，PAD位置,特殊功能，DC特性，驅動能力，噪聲容限能力等方面的設計與優(yōu)化;

3.進行ESD/IO設計與測試;

4.建立ESD IP庫和技術指標;

5.半導體器件物理、微電子、電子工程等相關專業(yè)本科及以上學歷;

6.5年以上相關工作經(jīng)驗;

7.熟練掌握ESD/IO設計，以及ESD/IO測試方法;

8.具備模擬電路設計基礎，熟練使用Cadence軟件對電路進行IO設計與仿真;

9.熟悉ESD電路的版圖設計;工作態(tài)度積極主動，有良好的團隊合作精神

任職要求

1.完成DFT邏輯設計，包括:存儲器內建自測試，存儲器內建自修復，掃描鏈插入，邊界掃描鏈插入，宏測試;

2.完成DFT模式時序約束，幫助DFT模式時序收斂;

3.幫助芯片bring-up,完成測試向量的調試，良率的提升;

4.電子工程碩士或更高學歷，工作經(jīng)驗和職級不限;

5.學習勤奮，工作積極投入;

6.具備以下單項或多項經(jīng)驗:芯片級測試,ASIC編碼和模擬,從RTL到GDS的設計實現(xiàn);

7.富有事業(yè)心和團隊合作精神，溝通表達能力良好，中英文流利。

任職要求

1.碩士及以上學歷，電路與系統(tǒng)、微電子等相關專業(yè);

2.具備3年以上模擬集成電路設計經(jīng)驗;

3.模擬電路基礎扎實，掌握模擬集成電路設計流程,具備基本數(shù)字邏輯電路設

計分析能力;

4.有CMOS運算放大器、AD/DA、BandGap、 LDO、PLL或其它模擬電路的設計流

片經(jīng)驗;

5.熟練掌握模擬集成電路設計仿真軟件和版圖設計工具的使用，熟悉測試分析工具的使用;

良好的英語閱讀能力，有較好的溝通力和執(zhí)行力，較強的邏輯思維和分析能力。

任職要求

1.碩士學歷，5年以上數(shù)字芯片設計開發(fā)經(jīng)驗;

2.有良好的數(shù)字電路基礎，熟悉Verilog/VHDL;

3.熟悉數(shù)字信號處理基礎知識加分;

4.熟悉圖像處理算法，TDC/ADC校準算法加分;

5.具有實際的MCU系統(tǒng)集成和驗證經(jīng)驗，熟悉RISC-V及12C,SPI,JTAG等常用接口;

6.工作積極主動，有良好溝通能力和團隊協(xié)作能力; 

7.熟悉腳本語言和行為模型，比如Tcl, Perl, Verilog等并具備相關經(jīng)驗;

8.會使用Cadence/Synopsys/Mentor的主要EDA工具。

任職要求

1.大學本科或以上學歷，集成電路，微電子學，電子工程，通信等相關專業(yè)畢

業(yè);

2.有5年以上模擬版圖設計經(jīng)驗;

3.熟練使用行業(yè)內專用軟件工具;

4.了解主流工藝流程，有40nm及以下工藝節(jié)點的流片經(jīng)驗;

5.具備一般英語閱讀理解和書寫能力;

6.積極進取，溝通能力強，具備團隊協(xié)作精神，能夠承受工作壓力;

有高速模擬接口電路設計版圖設計經(jīng)驗者優(yōu)先考慮。